TP2



 1. Kondisi[kembali]

Percobaan 2 Kondisi 2 :

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care  

2. Gambar Rangkaian Simulasi[kembali]


3. Video Penjelasan Rangkaian Simulasi[kembali]

4. Prinsip Kerja[kembali]

T Flip-Flop (U2:A - 74LS112)

  • Identifikasi: J-K Flip-Flop yang dikonfigurasi sebagai T Flip-Flop (Toggle).

  • Kondisi Input:

    • J dan K: Kedua input ini dihubungkan menjadi satu dan terhubung ke B1, yang terhubung ke VCC (1). Jadi, J = 1 dan K = 1.

    • CLK (Clock): Terhubung ke B0 (generator pulsa).

    • ~PRE (Preset): Terhubung ke B2, yang terhubung ke VCC (1). ~PRE = 1 berarti tidak aktif.

    • ~CLR (Clear): Terhubung langsung ke VCC (1). ~CLR = 1 berarti tidak aktif.

  • Prinsip Kerja: Karena input asinkron (~PRE dan ~CLR) tidak aktif, flip-flop beroperasi dalam mode sinkron.

    • Kondisi di mana J = 1 dan K = 1 secara bersamaan disebut mode Toggle.

    • Dalam mode Toggle, setiap kali flip-flop mendeteksi tepi turun (falling edge) pada sinyal clock (B0), status outputnya akan berbalik (invert).

    • Jika Q saat ini 0, maka setelah tepi turun clock, Q akan menjadi 1.

    • Jika Q saat ini 1, maka setelah tepi turun clock, Q akan menjadi 0.

    • Output Q (H7) dan ~Q (H6) akan terus berkedip (toggle) dengan frekuensi setengah dari frekuensi sinyal clock B0. Rangkaian ini berfungsi sebagai pembagi frekuensi (frequency divider). Probe H7=0 dan H6=1 hanyalah foto sesaat (snapshot) dari kondisi output.

5. Download File[kembali]

Komentar

Posting Komentar