MODUL 1
GERBANG LOGIKA
Merangkai dan menguji operasi dari gerbang logika dasar.
Memahami fungsi dan karakteristik dari setiap jenis gerbang logika seperti AND, OR, NOT, NAND, NOR, XOR, dan XNOR.
Membuktikan tabel kebenaran dari setiap gerbang logika melalui percobaan langsung.
Merangkai dan menguji gerbang logika dan Aljabar Boolean.
Menerapkan hukum-hukum Aljabar Boolean dalam menyederhanakan fungsi logika.
Membandingkan hasil penyederhanaan fungsi logika menggunakan Peta Karnaugh dengan hasil percobaan rangkaian.
Merangkai dan menguji rangkaian Encoder dan Decoder.
Memahami prinsip kerja encoder dan decoder dalam sistem digital.
Merangkai dan menguji IC encoder 10-to-4 (74147) dan decoder 2-to-4 (4028).
Merangkai dan menguji rangkaian Multiplexer dan Demultiplexer.
Memahami fungsi multiplexer sebagai pemilih data dan demultiplexer sebagai distributor data.
Merangkai dan menguji IC multiplexer dual 4-to-1 (4052) dan demultiplexer 1-to-4 (74154).
A. Alat
Panel DL 2203C
Modul ini berisi berbagai komponen digital dasar yang digunakan untuk merangkai dan menguji gerbang logika serta rangkaian kombinasional.Panel DL 2203S
Berfungsi sebagai sumber sinyal (signal source) dan display output, biasanya dilengkapi dengan switch input dan LED output.Jumper Kabel
Digunakan untuk menghubungkan berbagai titik dalam rangkaian pada panel praktikum.Laptop/PC
Sebagai alat bantu simulasi dan dokumentasi.Software Proteus (minimal versi 8.17)
Digunakan untuk simulasi rangkaian digital sebelum diimplementasikan secara fisik.
B. Bahan
Merupakan komponen-komponen yang terdapat di dalam modul dan di dalam software yang digunakan untuk menjelaskan materi pada praktikum:
IC Gerbang Logika (AND, OR, NOT, NAND, NOR, XOR, XNOR)
IC Encoder 74147 (10-to-4 encoder) dan IC Decoder 4028 (2-to-4 decoder)
IC Multiplexer 4052 (dual 4-to-1 MUX) dan IC Demultiplexer 74154 (1-to-4 DEMUX)
Breadboard (jika diperlukan)
Power Supply untuk memberikan tegangan pada rangkaian
3.1 Gerbang Logika
Gerbang Logika (Logic Gate) adalah dasar pembentuk sistem elektronika digital yang berfungsi untuk mengubah satu atau beberapa input menjadi sebuah sinyal output logis. Gerbang logika beroperasi berdasarkan sistem bilangan biner (0 dan 1) dengan menggunakan Teori Aljabar Boolean.
Jenis-Jenis Gerbang Logika:
a. Gerbang AND
Merupakan gerbang logika yang menggunakan operasi perkalian
Keluaran akan bernilai 1 hanya jika semua input bernilai 1
Y = A · B
Gambar 1.4 - (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND
Tabel 1.1 Tabel Kebenaran AND
| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
b. Gerbang OR
Gerbang logika yang menggunakan operasi penjumlahan
Nilai output bernilai 0 hanya jika semua input bernilai 0
Y = A + B
Gambar 1.5 - (a) Rangkaian dasar gerbang OR (b) Simbol gerbang OR
Tabel 1.2 Tabel Kebenaran OR
| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
c. Inverter (Gerbang NOT)
Keluaran akan selalu berlawanan dengan masukannya
Y = A'
Gambar 1.6 - (a) Rangkaian dasar gerbang NOT (b) Simbol gerbang NOT
Tabel 1.3 Tabel Kebenaran NOT
| A | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |
d. Gerbang NOR
Gerbang OR yang disambung ke inverter
Nilai keluarannya merupakan kebalikan dari gerbang OR
Y = (A + B)'
Gambar 1.7 - (a) Rangkaian dasar gerbang NOR (b) Simbol gerbang NOR
e. Gerbang NAND
Gerbang AND yang keluarannya disambungkan ke inverter
Nilai tabel kebenarannya merupakan kebalikan dari gerbang AND
Y = (A · B)'
Gambar 1.8 - (a) Rangkaian dasar gerbang NAND (b) Simbol gerbang NAND
Tabel 1.5 Tabel Kebenaran NAND
| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
f. Gerbang Exclusive OR (X-OR)
Jika hasil penjumlahan inputnya bernilai ganjil maka outputnya bernilai 1
Jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai 0
Y = A ⊕ B
Gambar 1.9 - (a) Rangkaian dasar gerbang X-OR (b) Simbol gerbang X-OR
Tabel 1.6 Tabel Kebenaran X-OR
| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
g. Gerbang Exclusive NOR (X-NOR)
Gerbang X-OR yang keluarannya disambungkan dengan inverter
Jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai 1
Y = (A ⊕ B)'
Gambar 1.10 - (a) Rangkaian dasar gerbang X-NOR (b) Simbol gerbang X-NOR
Tabel 1.7 Tabel Kebenaran X-NOR
| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
3.2 Encoder-Decoder
a. Encoder
Encoder adalah perangkat elektronik/digital yang berfungsi untuk mengubah suatu bentuk data atau sinyal menjadi kode biner.
Gambar 1.11 - (a) Rangkaian dalam Encoder (b) IC Encoder 4 to 2
Tabel 1.8 Tabel Kebenaran Encoder 4 to 2
| Input | Output | ||||
|---|---|---|---|---|---|
| D0 | D1 | D2 | D3 | Y0 | Y1 |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 |
b. Decoder
Decoder adalah perangkat atau rangkaian logika digital yang berfungsi untuk mengubah kode biner menjadi sinyal keluaran yang sesuai.
Gambar 1.12 - (a) Rangkaian dalam Decoder (b) IC Decoder 2 to 4
Tabel 1.9 Tabel Kebenaran Decoder 2 to 4
| Input | Output | ||||
|---|---|---|---|---|---|
| A0 | A1 | Y0 | Y1 | Y2 | Y3 |
| X | X | 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 |
3.3 Multiplexer dan Demultiplexer
a. Multiplexer (MUX)
Multiplexer adalah perangkat pemilih beberapa jalur data ke dalam satu jalur data untuk dikirim ke titik lain.
Y = I0·S1·S0 + I1·S1·S0 + I2·S1·S0 + I3·S1·S0
Gambar 1.13 - (a) Rangkaian dalam Multiplexer (b) IC Multiplexer 4 to 1
Tabel 2.0 Tabel Kebenaran Multiplexer 4 to 1
| Input | Output | ||||||
|---|---|---|---|---|---|---|---|
| S0 | S1 | D0 | D1 | D2 | D3 | X | Ket |
| 0 | 0 | 0 | X | X | X | 1 | D0 |
| 0 | 0 | 1 | X | X | X | 1 | |
| 0 | 1 | X | 0 | X | X | 0 | D1 |
| 0 | 1 | X | 1 | X | X | 1 | |
| 1 | 0 | X | X | 0 | X | 0 | D2 |
| 1 | 0 | X | X | 1 | X | 1 | |
| 1 | 1 | X | X | X | 0 | 0 | D3 |
| 1 | 1 | X | X | X | 1 | 1 |
b. Demultiplexer (DEMUX)
Demultiplexer adalah kebalikan dari multiplexer, berfungsi untuk mengarahkan satu input ke salah satu dari beberapa output berdasarkan sinyal seleksi.
Y0 = D·S1·S0 Y1 = D·S1·S0 Y2 = D·S1·S0 Y3 = D·S1·S0
Gambar 1.14 - (a) Rangkaian dalam Demultiplexer (b) IC Demultiplexer 1 to 4
Tabel 2.1 Tabel Kebenaran Demultiplexer 1 to 4
| Input | Output | |||||
|---|---|---|---|---|---|---|
| S0 | S1 | INPUT | Y0 | Y1 | Y2 | Y3 |
| 0 | 0 | 0 | 0 | X | X | X |
| 0 | 0 | 1 | 1 | X | X | X |
| 0 | 1 | 0 | X | 0 | X | X |
| 0 | 1 | 1 | X | 1 | X | X |
| 1 | 0 | 0 | X | X | 0 | X |
| 1 | 0 | 1 | X | X | 1 | X |
| 1 | 1 | 0 | X | X | X | 0 |
| 1 | 1 | 1 | X | X | X | 1 |

Komentar
Posting Komentar